蘋果在昨天的發(fā)布會上提到了其芯片使用了SIP封裝，但你了解嗎？

　　SIP是System in Package (系統(tǒng)級封裝、系統(tǒng)構(gòu)裝)的簡稱，這是基于SoC所發(fā)展出來的種封裝技術(shù)，根據(jù)Amkor對SiP定義為“在一IC包裝體中，包含多個芯片或一芯片，加上被動元件、電容、電阻、連接器、天線…等任一元件以上之封裝，即視為SiP”，也就是說在一個封裝內(nèi)不僅可以組裝多個芯片，還可以將包含上述不同類型的器件和電路芯片疊在一起，構(gòu)建成更為復(fù)雜的、完整的系統(tǒng)。

　　SiP包括了多芯片模組(Multi-chip Module；MCM)技術(shù)、多芯片封裝(Multi-chip Package；MCP)技術(shù)、芯片堆疊(Stack Die)、PoP (Package on Package)、PiP (Package in Package) ，以及將主/被動元件內(nèi)埋于基板(Embedded Substrate)等技術(shù)。以結(jié)構(gòu)外觀來說，MCM屬于二維的2D構(gòu)裝，而MCP、Stack Die、PoP、PiP等則屬于立體的3D構(gòu)裝；由于3D更能符合小型化、高效能等需求，因而在近年來備受業(yè)界青睞。

　　SiP封裝中互連技術(shù)(Interconnection) 多以打線接合(Wire Bonding) 為主，少部分還采用覆晶技術(shù)(Flip Chip)，或是Flip Chip 搭配Wire Bonding 作為與Substrate (IC載板) 間的互連。但以Stack Die (堆疊芯片) 為例，上層的芯片仍需藉由Wire Bonding來連接，當(dāng)堆疊的芯片數(shù)增加，越上層的芯片所需的Wire Bonding長度則將越長，也因此影響了整個系統(tǒng)的效能；而為了保留打線空間的考量，芯片與芯片間則需適度的插入Interposer，造成封裝厚度的增加。

　　隨著SoC制程技術(shù)從微米(Micrometer)邁進納米的快速演進，單一芯片內(nèi)所能容納的電晶體數(shù)目將愈來愈多，同時提升SoC的整合能力，并滿足系統(tǒng)產(chǎn)品對低功耗、低成本及高效能之要求。但是當(dāng)半導(dǎo)體制程進入納米世代后，SoC所面臨的各種問題，也愈來愈難以解決，如制程微縮的技術(shù)瓶頸及成本愈來愈大、SoC芯片開發(fā)的成本與時間快速攀升、異質(zhì)(Heterogeneous )整合困難度快速提高、產(chǎn)品生命周期變短，及時上市的壓力變大，使SiP技術(shù)有發(fā)展的機會。

　　SiP技術(shù)具整合彈性可大幅縮減電路載板面積

　　系統(tǒng)封裝(SiP)技術(shù)在現(xiàn)有集成電路工程并非高困難度的制程，因為各種功能芯片利用集成電路封裝技術(shù)整合，除考量封裝體的散熱處理外，功能芯片組構(gòu)可以將原本離散的功能設(shè)計或元件，整合在單一芯片，不僅可以避免設(shè)計方案被抄襲復(fù)制，也能透過多功能芯片整合的優(yōu)勢讓最終產(chǎn)品更具市場競爭力，尤其在產(chǎn)品的體積、功耗與成本上都能因為SiP技術(shù)而獲得改善。

　　SiP元器件若設(shè)計規(guī)畫得當(dāng)，已可相當(dāng)于一系統(tǒng)載板的相關(guān)功能芯片、電路的總和，而依據(jù)不同的功能芯片進行系統(tǒng)封裝，可以采簡單的Side by Side芯片布局，也可利用相對更復(fù)雜的多芯片模組MCM(Multi-chip Module)技術(shù)、多芯片封裝MCP(Multi-chip Package)技術(shù)、芯片堆疊(Stack Die)、PoP(Package on Package)、PiP(Package in Package)等不同難度與制作方式進行系統(tǒng)組構(gòu)。也就是說，在單一個封裝體內(nèi)不只可運用多個芯片進行系統(tǒng)功能建構(gòu)，甚至還可將包含前述不同類型器件、被動元件、電路芯片、功能模組封裝進行堆疊，透過內(nèi)部連線或是更復(fù)雜的3D IC技術(shù)整合，構(gòu)建成更為復(fù)雜的、完整的SiP系統(tǒng)功能。

　　而在SiP整合封裝中，關(guān)鍵的技術(shù)就在于SiP封裝體中的芯片或功能模組的芯片內(nèi)互連技術(shù)(Interconnection)，在一般簡單形式或是對芯片體積要求不高的方案中，運用打線接合(Wire Bonding)即可滿足多數(shù)需求，而打線接合形式芯片多用Side by Side并列布局為主，當(dāng)功能芯片數(shù)量多時，芯片的占位面積就會增加，而若要達到SiP封裝體再積極微縮設(shè)計，就可改用技術(shù)層次更高的覆晶技術(shù)(Flip Chip)或是Flip Chip再搭配打線接合與IC載板(Substrate)之間進行互連。

　　基本上堆疊芯片(Stack Die)的作法在上層的芯片或模塊仍然需要透過打線接合進行連接，但若碰到SiP的整合芯片、功能模塊數(shù)量較多時，即堆疊的芯片、功能模組數(shù)量增加，這會導(dǎo)致越是設(shè)于SiP結(jié)構(gòu)上層的芯片、模塊所需要的打線連接電子線路長度將因此增長，傳輸線路拉長對于高時脈運作的功能模塊會產(chǎn)生線路雜訊或是影響了整體系統(tǒng)效能；至于SiP在結(jié)構(gòu)上為了預(yù)留Wire Bonding的打線空間，對芯片與芯片或是功能模塊與功能模塊間插入的Interposer處理，也會因為這些必要程序?qū)е耂iP最終封裝成品的厚度增加。

　　首先SiP可利用封裝技術(shù)讓整合設(shè)計更具效率，也就是說SiP可在單一封裝體內(nèi)裝多組功能芯片，例如單一SiP若整合兩組功能芯片，使用堆疊設(shè)計可以在相同芯片占位面積設(shè)置雙芯片功能，若是三個功能芯片構(gòu)裝，則可以在單一芯片略大的體積設(shè)置多芯片功能。

　　SiP另一大優(yōu)勢在于構(gòu)裝芯片的設(shè)計驗證會比同樣多功能芯片整合的SoC設(shè)計方案更簡單許多，因為SiP為利用已有的功能芯片、矽智財IP或是功能模塊芯片進行構(gòu)裝，基本上這些功能獨立的芯片皆已可透過既有的驗證流程確認功能完整性，而在SiP制程中僅針對芯片與芯片、功能模塊與功能模塊的內(nèi)部連線在封裝后是否正常無誤進行驗證，大幅減少設(shè)計流程與驗證成本。

　　而SoC卻需要透過版圖布局／布線，不僅在設(shè)計流程與負荷相對復(fù)雜，在后期的芯片驗證調(diào)校成本也相對較高，兩者相較SiP在爭取產(chǎn)品上市時間有絕對優(yōu)勢。同時，SiP的優(yōu)點還有可以結(jié)合不同功能芯片、功能模塊，在面對異質(zhì)芯片構(gòu)裝方面可以極具彈性，在封裝體內(nèi)還可設(shè)置被動元件，甚至集成天線模塊進封裝體，芯片的封裝成果可以自成一套電子系統(tǒng)，實現(xiàn)嵌入式無源元件的設(shè)計方案組合。

　　高度集成電路封裝整合提升產(chǎn)品抗機械、抗化學(xué)腐蝕能力 SiP也具備極好的抗機械、抗化學(xué)腐蝕能力，因為相關(guān)電路都以封裝體整個包覆起來，可增加電路載板的抗機械應(yīng)力、抗化學(xué)腐蝕能力，同時提高了電子系統(tǒng)的可靠性。

　　而與傳統(tǒng)集成電路芯片或封裝元器件不同的是，SiP不只是可處理數(shù)位系統(tǒng)電子的通用運算，像是DSP(Digital signal processing)數(shù)位信號處理系統(tǒng)、感測器、微機電MEMS(Micro Electro Mechanical Systems)甚至是光通訊應(yīng)用領(lǐng)域，都可以透過關(guān)鍵模組元件整合，以極小芯片的SiP封裝元器件實踐以往需要大片電路功能載板處理的功能設(shè)計。

　　由于SiP可使用的芯片內(nèi)布局、內(nèi)部連線技術(shù)方案的差異，可讓SiP實現(xiàn)如單一封裝體透過多芯片互連、倒裝、IC芯片直接芯片互連等設(shè)計方案完成SiP元器件設(shè)計，這可以讓SiP在多芯片整合后對外的電氣連接介面大幅縮減，不僅可有效減少封裝體尺寸與引腳數(shù)量，也可縮短功能IC間的連接線路長度，讓電氣性能表現(xiàn)大幅提升，而SiP透過芯片內(nèi)部互連可以提供更高品質(zhì)的電氣連接效果、低功耗、低噪訊的連接品質(zhì)，尤其在高外部頻率的工作環(huán)境中，SiP的運行效能可以達到接近SoC元器件的運行效果。

　　產(chǎn)業(yè)鏈結(jié)構(gòu)完整臺廠發(fā)展SiP最大優(yōu)勢

　　2007年第一代iPhone推出后，逐漸開啟行動裝置產(chǎn)品的普及。隨著輕薄短小、多功能、低功耗等產(chǎn)品趨勢形成，SiP技術(shù)漸成封裝技術(shù)發(fā)展的目標；2015年，體積更小的Apple Watch等穿戴式產(chǎn)品開始興起，亦亟需使用SiP技術(shù)協(xié)助。

　　而在物聯(lián)網(wǎng)時代即將來臨之際，對多功能整合、低功耗與微型化等需求更將逐步增加，SiP技術(shù)將能提供較為理想的解決方案。因此，不但國內(nèi)外現(xiàn)有封測大廠極力發(fā)展SiP技術(shù)，相關(guān)基板廠、EMS廠乃至于上游晶圓代工廠，皆有廠商跨入以搶食商機。

　　由于SiP須不同專業(yè)領(lǐng)域互相配合，包括IC基板、封裝技術(shù)、模組設(shè)計與系統(tǒng)整合能力等，這對相關(guān)臺灣業(yè)者來說，是很好的發(fā)展機會。因為，臺灣在半導(dǎo)體電子產(chǎn)業(yè)鏈結(jié)構(gòu)完整，廠商分布廣泛，具有發(fā)展SiP技術(shù)的先天條件。就以半導(dǎo)體產(chǎn)業(yè)結(jié)構(gòu)來分析，分布領(lǐng)域廣泛且完整，使臺灣半導(dǎo)體業(yè)者具有上中下游合作的基礎(chǔ)條件。

　　尤其對封測業(yè)者來說，以技術(shù)為主的封裝廠可與IC設(shè)計廠緊密合作，以領(lǐng)先的封裝技術(shù)來滿足IC設(shè)計業(yè)者對產(chǎn)品的各種設(shè)計需求；也可與記憶體廠乃至晶圓代工廠技術(shù)合作，發(fā)展SiP異質(zhì)整合。

　　目前在高階封裝技術(shù)仍保有領(lǐng)先地位的臺廠，若能再強化廠商間合作與善用優(yōu)勢，則臺灣廠商在SiP領(lǐng)域?qū)⒖删S持技術(shù)領(lǐng)先并擁有更多發(fā)展商機。

　　IC基板廠投入SiP領(lǐng)域

　　由于封測廠商積極發(fā)展SiP技術(shù)，因此吸引部分IC基板廠商開始聚焦SiP所帶來的潛在商機。IC基板埋入主被動元件而成為SiP基板，在更薄的載板空間內(nèi)埋入IC，亦逐漸成為發(fā)展趨勢。未來，在行動裝置、穿戴式與物聯(lián)網(wǎng)等應(yīng)用下，SiP基板預(yù)料將為IC基板廠商帶來另一波成長動能。

　　在國外廠商部分，除日商TDK發(fā)展積體電路內(nèi)埋式基板，并與日月光結(jié)盟，共同朝SiP領(lǐng)域邁進之外；另一家日系大廠Ibiden、韓廠Semco以及奧地利廠商AT&S等，也都積極投入發(fā)展SiP所需的IC基板。

　　國內(nèi)其他IC基板大廠也陸續(xù)展開布局，其中南電發(fā)展的系統(tǒng)級封裝產(chǎn)品已導(dǎo)入量產(chǎn)，主要應(yīng)用于手機和網(wǎng)通產(chǎn)品，并積極開發(fā)中國大陸IC設(shè)計與封測客戶。

　　另一間IC基板大廠景碩的SiP產(chǎn)品所占營收比重在2015年已經(jīng)超過一成，包括應(yīng)用于功率放大器、NAND Flash與網(wǎng)通等產(chǎn)品，并與國內(nèi)封測大廠建立供應(yīng)鏈關(guān)系，同時也是美系客戶供應(yīng)商。而欣興電子也積極開發(fā)新原料與新制程，以作為系統(tǒng)級封裝基板的技術(shù)基礎(chǔ)。

　　SiP技術(shù)不但是諸多封測廠發(fā)展的目標，也吸引部分EMS廠商與IC基板廠商投入。

　　近年來，部分晶圓代工廠也在客戶一次購足的服務(wù)需求下（Turnkey Service），開始擴展業(yè)務(wù)至下游封測端，以發(fā)展SiP等先進封裝技術(shù)來打造一條龍服務(wù)模式，滿足上游IC設(shè)計廠或系統(tǒng)廠。

　　然而，晶圓代工廠發(fā)展SiP等先進封裝技術(shù)，與現(xiàn)有封測廠商間將形成微妙的競合關(guān)系。首先，晶圓代工廠基于晶圓制程優(yōu)勢，擁有發(fā)展晶圓級封裝技術(shù)的基本條件，跨入門檻并不甚高。因此，晶圓代工廠可依產(chǎn)品應(yīng)用趨勢與上游客戶需求，在完成晶圓代工相關(guān)制程后，持續(xù)朝晶圓級封裝等后段領(lǐng)域邁進，以完成客戶整體需求目標。這對現(xiàn)有封測廠商來說，可能形成一定程度的競爭。

　　由于封測廠幾乎難以向上游跨足晶圓代工領(lǐng)域，而晶圓代工廠卻能基于制程技術(shù)優(yōu)勢跨足下游封測代工，尤其是在高階SiP領(lǐng)域方面；因此，晶圓代工廠跨入SiP封裝業(yè)務(wù)，將與封測廠從單純上下游合作關(guān)系，轉(zhuǎn)向微妙的競合關(guān)系。

　　以晶圓代工龍頭臺積電量產(chǎn)在即的整合扇出型封裝（InFO）技術(shù)來說，2016年將可量產(chǎn)應(yīng)用于行動裝置產(chǎn)品，再搭配前端晶圓代工先進制程，打造出一條龍的服務(wù)。

　　InFO架構(gòu)是以邏輯晶片與記憶體晶片進行整合，亦屬于SiP范疇，與過去TSV 2.5D IC技術(shù)層級的CoWoS技術(shù)相比，其亮點是無需矽中介層，因此成本更低，更輕薄且散熱程度更好。

　　目前臺積電跨入SiP業(yè)務(wù)多為因應(yīng)客戶需求，是否對于封測廠形成搶單效應(yīng)，值得后續(xù)關(guān)注。不過，封測廠面臨晶圓代工廠可能帶來的競爭，并非完全處于劣勢而毫無機會。

　　封測廠一方面可朝差異化發(fā)展以區(qū)隔市場，另一方面也可選擇與晶圓代工廠進行技術(shù)合作，或是以技術(shù)授權(quán)等方式，搭配封測廠龐大的產(chǎn)能基礎(chǔ)進行接單量產(chǎn)，共同擴大市場。此外，晶圓代工廠所發(fā)展的高階異質(zhì)封裝，其部份制程步驟仍須專業(yè)封測廠以現(xiàn)有技術(shù)協(xié)助完成，因此雙方仍有合作立基點。

　　龐大的市場規(guī)模

　　全球終端電子產(chǎn)品的發(fā)展不斷地朝向輕薄短小、多功能、低功耗等趨勢邁進，對于空間節(jié)省、功能提升，以及功耗降低的要求越來越高，SiP的成長潛力也越來越大。2015年Apple Watch等穿戴式產(chǎn)品問世后，SiP技術(shù)擴及應(yīng)用到穿戴式產(chǎn)品。

　　雖然，目前穿戴式產(chǎn)品的市場規(guī)模尚難與智慧型手機匹敵，但未來穿戴式產(chǎn)品預(yù)期仍將呈現(xiàn)成長，為SiP帶來成長動能。

　　此外，物聯(lián)網(wǎng)即將逐漸普及之際，在萬物聯(lián)網(wǎng)的趨勢下，必然會串聯(lián)組合各種行動裝置、穿戴裝置、智慧交通、智慧醫(yī)療，以及智慧家庭（圖2）等網(wǎng)路，多功能異質(zhì)晶片整合預(yù)估將有龐大需求，低功耗也會是重要趨勢。

　　因此，SiP預(yù)料仍將扮演重要的封裝技術(shù)。雖然，全球物聯(lián)網(wǎng)相關(guān)業(yè)者目前仍處于建立平臺與制定規(guī)格階段，尚未呈現(xiàn)具體商機。然而，若將來相關(guān)平臺建立完成，相關(guān)規(guī)格與配套措施皆完備后，物聯(lián)網(wǎng)亦成為SiP動能成長來源。

原本位居全球第四大封測廠的星科金朋也在韓國廠區(qū)積極開發(fā)SiP技術(shù)，但因整體營運狀況不如前三大廠，因此難以投入大額資本以擴充SiP規(guī)模。

不過，隨著大陸封測廠江蘇長電并購星科金朋而帶來資金，將能夠結(jié)合原本星科金朋的技術(shù)，預(yù)期在SiP領(lǐng)域有望成長。擁有資金并進一步取得技術(shù)之后的江蘇長電，未來在SiP技術(shù)領(lǐng)域所帶來的競爭力，特別值得臺廠留意。

　　轉(zhuǎn)載請注明來源：賽斯維傳感器網(wǎng)（m.tcmtest.cn）